Wire Bondista flip chipiin: Interconnectista tulee todellinen suorituskyvyn pullonkaula

Transistorien pienentyessä todellinen suorituskyvyn pullonkaula on siirtynyt sisäisestä logiikasta yhteenliittämiseen ja pakkaamiseen.Flip Chip, jolla on vähän loisia aiheuttava liitäntä, määrittelee uudelleen sirun suorituskyvyn ylärajan.

Kun tarkastelemme materiaaleja I/O- ja Pad Ring -suunnittelusta, tulee vahva oivallus: vaikka keskitymme usein transistoreihin, arkkitehtuuriin ja prosessiin keskustellessamme sirun suorituskyvystä, mikä todella rajoittaa todellista nopeutta, on usein ytimen ulkopuolella.

Aiemmin pidimme sirua puhtaana tietojenkäsittelyn mustana laatikkona – vahvempi sisäinen logiikka tarkoittaa automaattisesti parempaa suorituskykyä.Nämä asiakirjat kuitenkin muistuttavat meitä perustotuudesta: siru toimii vain, kun se on yhteydessä ulkomaailmaan.Jokainen askel polulla muotista järjestelmään – mukaan lukien I/O, virransyöttö, pakkaus ja piirilevy – tuo mukanaan latenssia, melua, virrankulutusta ja epävarmuutta.

Varsinkin kun I/O-suunnittelun tavoitteet menevät paljon yksinkertaista signaalinsiirtoa pidemmälle ja vaativat yhtä aikaa taajuusmuuttajan voimakkuutta, tason siirtoa, impedanssisovitusta ja ESD-suojausta, käy selväksi, että I/O ei ole vain piirisuunnittelu, vaan koko järjestelmäsuunnittelun haaste.

Vielä tärkeämpää on, että laskentatehomittojen ja pakkausten monimutkaistuessa tie suulakkeesta ulkoiseen järjestelmään – joka kehittyy Wire Bondista Flip Chipiin, sitten SiP:hen ja HBM:ään – on vain muuttunut haastavammaksi ja muuttuu yhä enemmän pullonkaulaksi.Nykyaikainen sirusuunnittelu ei ole enää suurelta osin vain nopeaa laskentaa, vaan tehokasta yhteyden muodostamista.

Tästä näkökulmasta I/O ja Pad Ring eivät ole enää oheisyksityiskohtia.Ne ovat ensimmäinen kynnys, joka määrittää, voiko siru toimia hyvin todellisissa järjestelmissä.

Mitä raportti todella kertoo

Sirusuunnittelun todellinen vaikeus ei ole vain sisäisessä laskennassa, vaan vakaassa, tehokkaassa yhteydessä ulkomaailmaan.

Ydinkonsepti: sirut eivät ole eristettyjä saaria – I/O on reaalimaailman käyttöliittymä

Polku sirulta ulkoiseen järjestelmään sisältää:

• I/O-piirit
• Pakkaus
• PCB
• Järjestelmätason kokoonpano

Kun signaalit poistuvat sirulta, pidemmät liitännät johtavat latenssiin, loiskapasitanssiin ja induktanssiin jyrkkään nousuun.

Johtopäätös: I/O ja pakkaus muodostavat ensimmäisen fyysisen pullonkaulan ihanteellisen sirun ja todellisen toimivan järjestelmän välillä.

Pakkauksen luonne: Järjestelmän suorituskyvyn rajoittaminen

Pakkaus tekee muutakin kuin yhdistää sirun;se muotoilee:

• Sähköinen suorituskyky (RLC-loiset, impedanssi)
• Lämmönhallinta
• Mekaaninen suojaus
• Korkeajänniteeristys

Pakkaus itsessään on monimutkainen sähkö-lämpö-mekaaninen järjestelmä.Se luo perustavanlaatuisen konfliktin:

Korkeammat I/O-vaatimukset verrattuna yhä monimutkaisempiin loisvaikutuksiin.

Keskeinen käännekohta: Wire Bond vs. Flip Chip

Asiakirja korostaa olennaista eroa kahden yhteenliittämistekniikan välillä:

Wire Bond
Pitkät johdot → korkea RLC-parasiitti → alhaisempi suorituskyky
Pienemmät kustannukset

Flip Chip
Lyhyet liitännät → alhainen parasiitti → korkea suorituskyky
Tukee erittäin korkeaa I/O-tiheyttä
Korkeammat kustannukset

Trendi: Pakkaus on siirtymässä edullisista yhteyksistä korkean suorituskyvyn yhteenliittämiseen.

I/O-piirien luonne: käyttö- ja suojajärjestelmät

Nykyaikaisten I/O-piirien on saavutettava:

• Käytä suuria korttitason kapasitiivisia kuormia
• Tason vaihtaminen (esim. 1,2 V - 3,3 V)
• Impedanssin sovitus
• Melunvaimennus
• ESD-suojaus

I/O-piirit eivät ole enää yksinkertaisia logiikan laajennuksia;ne edustavat omistettua käyttöliittymäsuunnittelua.

Hidden Performance Killers: ESD ja Power Noise

Raportissa korostetaan kahta kriittistä haastetta:

1. ESD (Sähköstaattinen purkaus)
Yksi suurimmista IC-luotettavuuden uhkista, joka vaatii erityisiä suojapiirejä, kuten diodipihtimiä.

2. SSO (Simultaneous Switching Noise)
Useat I/O-kytkennät samanaikaisesti aiheuttavat hetkellisiä virtapiikkejä, jännitehäviöitä ja kohinaa, jotka liittyvät läheisesti paketin induktanssiin.

Pohjimmiltaan I/O-ongelmat ovat vahvasti sidoksissa tehon eheyteen.

Pad Ring: Järjestelmätason rakenne sirun reunalla

Pad on enemmän kuin juotospiste.Se integroi:

• I/O-yksiköt
• Virtarengas
• ESD-suojausverkko

Suunnitteluun kuuluu tyynyjen järjestely (in-line, porrastettu, CUP) ja kompromisseja alueen ja I/O-määrän välillä.

Pad Ring toimii järjestelmän liitäntäkerroksena sirun ja pakkauksen välillä.

Järjestelmän kehitys: SoC:sta SiP / Chipletiin

Raportissa korostettu merkittävä trendi:

• SoC: Integrointi yhdellä sirulla
• SiP: Multi-chip integrointi yhdessä paketissa

Etuja ovat parantunut tuotto, sekaprosessisolmut sekä HBM:n, fotoniikan ja muiden komponenttien integrointi.

Järjestelmäintegraatio on siirtymässä sirun sisältä pakkauksen sisälle.

Advanced Packagingin kehitys

Selkeä tiekartta syntyy:

• MCM (Multi-Chip Module)
• Silicon Interposer (2.5D)
• HBM-integraatio

Yhteenliitäntöjen tiheys kasvaa jatkuvasti, mikä tekee I/O-kyvystä ydintä rajoittavan tekijän.

Johtopäätös

Sirun suorituskyvyn todellinen pullonkaula ei ole enää sisäinen logiikka, vaan I/O, pakkaus ja ulkoiset liitännät.Nämä elementit määrittävät, voiko siru toimia tehokkaasti reaalimaailman järjestelmissä.